热门搜索:
西门子6ES72151BG400XB0
1 FM352-5高速布尔处理器简介
通过编程,这些逻辑单元被分配一些如与、或、非、置位/复位等功能,系统设计师可以根据需要通过连接FPGA内部的逻辑单元和逻辑功能,就好像连接一个电路试验板,完成所需要的特定功能。较终程序将成为通过连接逻辑单元形式的硬件结构的一部分,这些硬件结构的程序组件好像通过连接的继电器控制回路一样并行执行,响应快速并且响应时间基于常数,FM352-5的扫描周期固定为1цs。
独立安装时通过模块集成的输入、输出信号对受控设备进行操作并读出反馈状态,由于没有额外的通信接口而不能通过人机界面进行操作。安装于S7-300 *机架中,CPU与FM352-5数据交换过程如图3所示:
FM352-5模块通过集成的输入接口接收编码器信号和数字量输入信号,通过背板通信总线接收CPU发送的命令信号(图中为输出缓存,如果FM352-5独立安装,只能通过集成的接口接收输入信号),经过FPGA(现场可编程门阵列)处理后直接通过模块集成的输出点输出,运算数据也可以通过输入缓存作为状态信号反馈到CPU。CPU与FM352-5间的通信数据经过接口函数块的处理后进入CPU的用户数据区,FM352-5与CPU之间的数据交换也可以通过FM352-5的逻辑地址区直接通信。
连接器使用的方式相当于中间变量,使用梯形图编写的FM352-5程序存储于一个FB块中,所有的变量使用在FB块中定义的形参,连接器变量使用固定的形参格式
在程序段1中,连接器#Conn.arrXcon[2] 的触点信号在它的输出线圈前引用,它的值将取自线圈上个扫描结果,所以RS触发器#FF.ThirdFF被看作相序1,在程序段2中,RS触发器#FF.MoreFFs[0] 相序为1,#FF.MoreFFs[1] 相序为2,连接器线圈
从图4中可以看到,#FF.MoreFFs[0]为相序1较先执行,#FF.MoreFFs[2]和#FF.MoreFFs[1] 同为相序2被同时执行。每一个程序段中较多可以串连11个(相序)具有保持功能的指令块,*十二个相序作为输出,如果利用连接器扩展,如图5中程序段2和程序段3中较多只能连接11个指令块,否则编译时报错。利用12相序的处理方式也保证FM352-5并行处理的稳定性——程序的执行周期固定为1цs。
3 输入输出端子接线
注1:
编码器的端子定义参考表2所示:
表2 编码器的端子定义
FM352-5模块可以连接下列类型的编码器:
安装过程与 STEP 7 软件类似,直接运行 Setup.exe 文件即可。
2.1.3 新建一个 STEP 7 项目
双击桌面 STEP 7 图标打开 SIMATIC Manager。通过菜单 “File – New” 选项或使用 按钮,新建一个名为 FM 352-5 的项目,如下图所示:
2.1.4 组态硬件
新建一个 CPU 300 站,在项目中双击硬件组态图标,如下图所示:
在硬件组态中插入一个S7-300 站和一个 FM 352-5 模块,如下图所示:
2.1.5 保存并编译硬件组态
为保证组态无误,需在项目硬件组态界面菜单中选择“Station -- Save and Compile”或点击 按钮编译硬件组态, 如下图所示:
2.2 复制实例程序
2.2.1 如何查找实例程序
在安装完 FM 352-5 软件包之后,一个实例项目也被安装到了 STEP 7 的“样例项目”文件夹下。项目路径如下:
2.2.2 拷贝实例程序到用户项目
在 SIMATIC Manager 窗口中通过菜单“File > Open > Sample Projects”打开示例项目“zEn29_01_FM352-5_Prog”,从项目的块文件夹下拷贝以下程序块:
拷贝错误处理块 OB82 到用户程序。在 SIMATIC Manager 窗口中通过菜单命令:Insert > S7 Block > Organization Block > OB82 ,新建一个 OB82 空程序块进行错误处理。
2.3 组态 FM 352-5 模块参数
2.3.1 设置基本参数
1. 返回到硬件组态窗口中双击 FM 352-5 模块。
注:FB30和FB31的输入和输出地址在实例程序中为256,如果用户项目中 FM 352-5模块地址不同,需要修改 OB1中FB30和FB31的地址,如下图所示:
3. 选择参数(Parameters)标签。
4. 使能“基本参数”(Basic Parameters)下“生成中断”(Interrupt generation)选项,中断选择(Interrupt Selection)为过程中断(Process Interrupts)。
2.3.2 编译参数和程序
在编程(Programming)标签中点击 按钮对FM 程序 (FB3) 进行编译,如下图所示:
编译完成后点击 按钮关闭此对话框。
2.3.3 编译硬件组态
为了生成 FM 352-5 的系统文件需要编译项目的硬件组态。
2.4 准备 S7 CPU
如果实例程序 FB (本实例使用 FB3) 块处于编辑状态,请先关闭它,然后按照以下步骤下载项目到S7 CPU 。
2.4.1 下载程序到 S7 CPU
进入SIMATIC Manager 窗口,选中S7-300站点图标(本例为AS317-2PN)点击 按钮,将系统数据和程序下载到S7 CPU 。
2.4.2 调整 CPU 拨码开关
调整 CPU 的拨码开关到 RUN 位置。
2.4.3 调整 FM 352-5 模块拨码开关
调整 FM 352-5 的拨码开关到 RUN 位置。观察每个模块的 LED 灯的状态,这时 CPU 处于 RUN 状态,FM 352-5 处于 STOP 状态(SF 灯亮,因为模块处于 STOP 状态)。
2.5 用Debug 模式运行并监控程序
2.5.1 通过变量表初始化 Debug/Run 模式参数
打开变量表 (VAT_1),如下图所示:
FM352-5是一种现场可编程门阵列FPGA,FPGA包括输入、输出以及逻辑单元等可编辑元件用来实现一些基本的逻辑门电路, 如图1所示:
图1 FPGA 内部架构
FM352-5模块高速处理数字量输入、输出信号以及编码器信号,从读入数字量输入信号、CPU程序处理到信号的输出较小周期不到10цs,适合逻辑简单、要求快速响应的应用如速度测量、脉宽调制(较小20цs可调)输出等。由于FM352-5是布尔处理器,所以只能对布尔、字节、字、双字等信号进行处理,而不能处理浮点信号。
2 FM352-5工作方式
FM352-5具有独立的处理能力,安装方式灵活,可以安装于S7-300 PLC*机架、分布式I/O ET200M中(可以是非西门子主站)、也可以独立安装。如图2所示:
图2 FM352-5的安装形式
图3 CPU与FM352-5数据交换示意图
普通CPU程序执行是以串行扫描的,FM352-5程序执行则是以并行扫描的,保证程序执行的快速性,由于程序从左到右并行执行,在不同程序行中对由同一信号产生的逻辑结果处理时,可能导致逻辑的先后次序错误,FM352-5使用连接器和多相时钟的技术使具有竞争条件的时序延迟,保证信号的正确性。连接器的使用规则如下:
? 如果连接器的触点在它的输出线圈以前引用,那么触点的值将取决于上个扫描结果。
? 如果连接器的触点在它的输出线圈以后引用,那么触点的值将取决于当前扫描结果。
连接的使用如图4所示:
图4 FM352-5连接的使用
#Conn.arrXcon,在图2程序段1的程序中,连接器#Conn.arrXcon[8]和#Conn.arrXcon[9] 的触点信号在输出线圈#Conn.arrXcon[8]以前引用,所以它们的值将取自线圈上个扫描结果。在程序段4的程序中,连接器#Conn.arrXcon[8]和#Conn.arrXcon[9]的触点信号在它的输出线圈#Conn.arrXcon[8]以后引用,所以它们的值将取自线圈当前扫描结果。如果在不同程序段相对于连接器使用具有保持功能的指令块如计数器、定时器、RS触发器、沿检测、位移寄存器等时(参考表8),模块通过多相时钟管理这些指令块正确的时序,例子程序如图5所示:
图5 保持功能块的多相定时
#Conn.arrXcon[2]在相序1后输出。在程序段3中,通过连接器触点#Conn.arrXcon[2]将RS触发器#FF.MoreFFs[2]连接到程序段2的相序1后,同样被看作为相序2,程序段3相当于程序段2的扩展部分,这样程序执行相序图(顺序)如图6所示:
图6 12相序定时和I/O时序图
FM352-5集成较多15个数字输入,8个数字输出和一路编码器输入信号。输入输出端子的定义参考表1所示:
表1 FM352-5输入输出端子定义
西门子6ES72151BG400XB0
端子号
输入/输出
名称
功能
指示灯
1
2M
2区电源公共端-输入输出电路
-
2
输入
I 0
输入
绿灯
3
输入
I 1
输入
绿灯
4
输入
I 2
输入
绿灯
5
输入
I 3
输入
绿灯
6
输入
I 4
输入
绿灯
7
输入
I 5
输入
绿灯
8
输入
I 6
输入
绿灯
9
输入
I 7
输入
绿灯
10
见注1
2区电源端-输入输出电路
-
11
输出
Q0
源输出/源输入型输出(见注2)
绿灯
12
输出
Q1
源输出/源输入型输出(见注2)
绿灯
13
输出
Q2
源输出/源输入型输出(见注2)
绿灯
14
输出
Q3
源输出/源输入型输出(见注2)
绿灯
15
输出
Q4
源输出/源输入型输出(见注2)
绿灯
16
输出
Q5
源输出/源输入型输出(见注2)
绿灯
17
输出
Q6
源输出/源输入型输出(见注2)
绿灯
18
输出
Q7
源输出/源输入型输出(见注2)
绿灯
19
2L+
2区电源端输出-输入输出电路
-
20
2M
2区电源公共端-输入输出电路
-
订货号为FM352-5AH00-0AE0模块,管脚10为2M,作为2区输入输出电路公共端。
订货号为FM352-5AH10-0AE0模块,管脚10为2L+,作为2区输入输出电路电源端。
注2:
订货号为FM352-5AH00-0AE0模块带有漏型(NPN)输出。
订货号为FM352-5AH10-0AE0模块带有源型(PNP)输出。
根据现场信号和工艺的要求选择漏型或者源型输出的FM352-5模块,漏型比源型输出的响应频率高。
端子号
输入/输出
名称
功能
指示灯
5V编码器
SSI Master
SSI Listen
24V编码器
21
3L+
3区电源端-编码器电路
-
22
3M
3区电源公共端-编码器电路
23
3M
3区电源公共端-编码器电路
24
输出
5V输出
5.2V 编码器电源
红灯
25
输出
24V输出
24V 编码器电源
红灯
26
输入
编码器
A
DATE
DATE
I 12+
27
输入
编码器
/A
/DATE
/DATE
I 12 -
28
输入
编码器
B
I 13+
CLOCK
I 13+
29
输入
编码器
/B
I13 -
/CLOCK
I 13 -
30
输入
编码器
N
I 14+
I 14+
I 14+
31
输入
编码器
/N
I 14-
I 14-
I 14-
32
输入
编码器
-
CLOCK
-
-
33
输入
编码器
-
/CLOCK
-
-
34
-
-
-
-
35
-
-
-
-
36
输入
I 8
I 8
I 8
I 8
I 8
绿灯
37
输入
I 9
I 9
I 9
I 9
A
绿灯
38
输入
I 10
I 10
I 10
I 10
B
绿灯
39
输入
I 11
I 11
I 11
I 11
N
绿灯
40
3M
3区电源公共端-编码器电路
-
? 5V RS422对称脉冲串增量型编码器
? 24V非对称脉冲增量型编码器
? 具有同步串行接口SSI的型**值编码器,模块具有Master或Listen接口
通过模块的硬件配置选择连接编码器的类型,同时只能连接一个编码器。编码器的使用将占用对应的输入信号,例如,连接24V增量型编码器时I9、I10、I11被占用。如果没有连接编码器,接收编码器信号的端子可以作为数字量输入信号,较多15个数字输入,其中包括3个差分输入信号I12、I13和I14。
注:安装前修改 Windows 系统语言为 English(United States),如下图所示:
图2 修改系统语言
图3 新建项目对话框
图4 双击硬件组态图标
图5 插入CPU和FM352-5
图6 编译硬件组态
..\STEP7\EXAMPLES\zEn29_01
OB1 -- 主程序
OB40 -- 中断处理程序
FB3 -- FM 352-5程序
FB30 -- FM 352-5 Debug模式
FB31 -- FM 352-5 Normal模式
FB113 -- 32位脉冲定时器
FB114 -- 延时导通定时器
FB119 -- 时钟脉冲发生器
DB3 -- Debug模式下系统使用的数据块
DB5 -- CPU 发送数据到FM 352-5 所使用的数据块
DB6 -- CPU 从FM 352-5接受数据所使用的数据块
DB30 -- FB30 的背景数据块
DB31 -- FB31 的背景数据块
VAT_1 -- 变量表用于调试 FM 352-5
图7 打开实例项目
从实例项目中拷贝符号表到用户项目中。
2. 选择 Addresses 标签并分配输入和输出地址,如下图所示:
图8 模块输入输出地址
图9 FB 30/31输入输出地址
在“使能过程中断”(Process Interrupts Enable)下使能8个过程中断,如下图所示:
图10 使能模块中断
图11 编译模块参数和程序
在硬件组态窗口中,选择菜单命令“Station > Save and Compile”或用 按钮保存并编译项目的硬件组态,如下图所示:
图12 编译项目组态
图13 下载项目程序和组态
西门子6ES72151BG400XB0